AMDの次世代「Zen 6」マイクロアーキテクチャに基づくCore Complex Die（コア・コンプレックス・ダイ、CCD）チップレットは、CPUコア数を50％増加させる見込みと報じられています。これは、（高クロックを維持する）フルサイズダイを搭載したCCDコア数を増加させる、AMD初めての試みとなります。
AMD "Zen 6" CCD Packs 12 Cores, 48 MB L3 Cache | TechPowerUp
AMD Zen 6は高コア数を目指す
これまでAMDは、クロックが低く制限されるコンパクトダイにおいて高コア数CCDを開発してきましたが、Zen 6においては、スタンダードなダイでも高コア数CCDを目指すようです。
スタンダードなZen 6 CCDのダイサイズは現行「Zen 5 CCD」と同等と見込まれており、噂されるダイサイズは76mm²で、Zen 5 CCDの71mm²よりわずかに大きくなる想定ですが、「Zen 6 CCD」は12個のCPUコアを搭載し、これらは全て単一のCPUコアコンプレックス（CCX）に属し、12コア全てが48MBのL3キャッシュを共有。これによりCPUコア数とL3キャッシュ容量はいずれもZen 5比で50%増加するとされます。
AMDはZen 6 CCDをTSMCのN2プロセス（2nm）で製造しており、現行のZen 5 CCD製造プロセスであるTSMC N4P（4nm FinFET）と比較してトランジスタ密度が大幅に向上しています。Intelが一部のプレミアムモデルCore Ultra 400等の「Nova Lake-S」において、大規模な最終レベルキャッシュを重視したキャッシュ再調整へ軸足を移している動きを踏まえ、 AMDは、Zen 6 CCDに完全な3D V-Cache機能を搭載すると予想されています。
AMDの次世代X3Dプロセッサはデスクトップ向けSocket AM5において、CCDあたり144MBのL3キャッシュ（最大288MB）を備える可能性があります。
おすすめ記事
