何言ってるかわからない系のIntel第10世代Core i5の情報がありましたのでご紹介します。
6コアで8スレッド?のComet Lake-HシリーズのCore i5-10500HというCPUです。
通常SMTを実装するIntelやAMDの市販プロセッサは、1つの物理コアに対して2つの倫理コア(スレッド)を構成します。そもそもx86プロセッサで初めてSMTを実装したIntelのHTTが「1コア2スレッド」の構成で、以降、PCでのSMTはそれが一般的になりました。
で、Intelの次の一手は世界初の6コアで8スレッドのCPU、とのことですが……?
World’s first 6-core 8-thread CPU? Intel scrambles hexacore i5-10500H to tackle Renoir
今までの仕組みでいうならば、6コアでSMT機能が実装されていれば12スレッドになります。Comet Lake-Hシリーズで6コア12スレッドのCPUは、Core i7-10750Hというモデル名とスペックがリークされています。
Core i7-10750H
- 6コア12スレッド
- ベースクロック:2.6 GHz
- ブースとクロック:4.7 GHz
- キャッシュ:12 MB
- TDP:45W
Core i5-10500H
このCore i5-10500Hと噂されるCPUのスペック予想は以下の通りです。
6コア8スレッド?
ベースクロック:2.5 GHz
ブースとクロック:?
キャッシュ:12 MB?
TDP:45WIntel's Core i5-10500H CPU Reportedly Offers 6 Cores and 8 Threads
筆者予想
予想というか妄想すると……、
のどちらかだと面白いかな、と思います。もしかしたらタイプミスかもしれませんけれども。
AMD方式の計算
AMDはソケットFM2やFM2+のころのA10やA8でCOMPUTE CORESという単位を使っていました。
例えば、A10-7890Kの場合は12COMPUTE CORESです。内訳は、物理コアが4でiGPUが8で計12という計算です。
これのようなちょっと斜め上の計算方法なのかもしれません。物理コアは6で倫理コアは6、プラス2スレッドはiGPUで、描画処理にハードウェアアクセラレーションがより有効になりましたよ、とかそんな意味かも?と思ったためです。この場合ならSMT構成ではないことになります。
専用アクセラレータ
これはぶっちゃけわからないのですが、過去Ice Lakeの解説にあったような何かが乗っているとか?これも上記の妄想に近く、プラス2スレッド分の一つがiGPUでもう一つがその何か、という変化球的な計算方法なのかもしれません。
Ice Lake世代ではGNA(Gaussian mixture model and Neural network Accelerator)と呼ばれる新しいアクセラレーターを搭載したことが明らかにされている。
ASCII.jp:Comet Lakeは事実上Coffee Lake Refresh インテル CPUロードマップ (2/4)
SMTとは?
単一CPUで複数のスレッドを同時実行することを指します。
単一CPUで複数スレッドを同時実行することで、擬似的なSMP環境を提供することができる。これは主にハードウェアの観点からの見方だが、ソフトウェアの視点からこの技術を見た場合は複数の実行スレッドが単一のプロセッサを共有していると言える。
上に「擬似的なSMP環境を提供する」と書いたが、これはSMTの結果であって目的ではない。SMTの本来の目的は、プロセッサ内部の各実行ユニットの使用率を上げることにある。
ワークステーションやサーバー向けでは複数の物理CPUを搭載することが可能ですが、コンシューマー向けのコンピューターでは物理的なCPUは一つの場合がほとんどです。
SMTの仕組みをコンシューマー向けのCPUに実装したのはIntelで、ハイパースレッディング(HTT)と呼ばれます。
ハイパースレッディングとは、従来CPUのコア一つに一つしか搭載していなかったコードを実行する装置を複数搭載してコードの処理能力を向上するものである。これにより、ハイパースレッディングを備えたCPUではホストOSから実際搭載しているコア数より多くのコアを搭載しているよう「論理的に」見えることとなり、実コア数より多くのスレッドやプロセスをOSが同時に実行できるようになる。
(中略)
パソコン向けのCPUでは、2013年現在ハイパースレッディング搭載製品ではすべて物理コア1つ当たり論理コア2つである一方、HPC用途やメインフレーム用途などの高価なCPUでは、例えばIBMのPOWER8や、オラクルのSparc T3は物理コア1つ当たり論理コア8つである。インテルのXeon PhiはCPU用途ではなくGPGPUのような使い方を想定しているが、これは物理コア1つが論理コア4つになっている。